⑩公開特許公報(A)

昭63 - 167500

@Int_Cl.4

識別記号

庁内整理番号

@公開 昭和63年(1988)7月11日

G 11 C 29/00

302

7737-5B

審査請求 未請求 発明の数 1 (全8頁)

母発明の名称 半導体記憶装置

到特 願 昭61-314109

20出 願 昭61(1986)12月27日

70発明者 日高

秀 人

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 并理士 大岩 增雄 外2名

明 相 書

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

電源投入後前記アドレスカウンタが一選するまで前記録り検出・訂正機能部の譲り検出・訂正機能部の譲り検出・訂正機能停止時には、前記パリティビットメモリセルアレイに

前記データピットメモリセルアレイから該出した データに基づいて発生した誤り検出・訂正用チェ ックピットデータをそのまま書込むための誤り検 出・訂正製御手段を備えることを特徴とする半導 体記憶装置。

(2) 前記載り検出・訂正機能部は、その内部に構えた前記アドレスカウンタをメモリ動作のサイクルごとにカウントしていき、それによってすべての誤り検出・訂正コード語を巡回する動作を行なうように構成されている、特許請求の範囲第1項記載の半導体記憶装置。

(3) 前記額り検出・訂正機能都は、

育記外部からのデータに基づいて前記パリティピットメモリセルアレイに書込むためのライトチェックピットを発生するライトチェックピット発生回路と、

前記データビットメモリセルアレイから読出 したデータに基づいて、リードチェックビットを 発生するリードチェックビット発生回路と、

前記リードチェックピットと、前記パリティ

ビットメモリセルアレイから読出した前記ライト チェックピットに基づいて、誤りの有無およびそ の位置を表わすシンドロームデータを発生するシ ンドロームデータ発生手段と、

前記メモリセルアレイから読出したデータを 前記シンドロームデータに基づいて訂正するデー 夕訂正回路と、

的記データ訂正回路によって訂正されたデータを前記メモリセルアレイの該当の位置に再書込するための再書込手段とを含む、特許請求の範囲第1項または第2項記載の半導体記憶装置。

3. 発明の詳細な説明

~

[産業上の利用分野]

この発明は、半導体記憶装置に関し、特に負り 検出・訂正機能、すなわちECC(Error Che ck and Correction)機能を備えた半導体記憶 装置に関する。

【従来の技術】

最近、半導体記憶装置の高集積化に伴ない、アニルファ線の入射によるメモリセルの鉄動作、すな

(3) 上記のシンドロームには、誤りビットの位置情報が含まれており、これをデコードすることにより、B ビットのデータビットおよび k ビットのチェックビット (パリティビット) のうちのどのビットが誤りであるかがわかる。これにより、これらのうちの誤りビット (1ビットあるい

わちソフトエラーが問題になっている。この対策として、ECC機能をメモリセルと同一の半遺体 器板上に備えたオンチップECCが実現されている。

第6図に、ハミング符号を誘り訂正符号として用いた従来のオンチップECC搭載の半導体記憶 装置の回路プロック図を示す。ECC機能は、一般には以下のように実現される。

(1) データ書込時に、入力するピットを含む複数ピット(m ピットとする)のメモリセルデータに対して、パリティピット(k ピットとする)を発生させ、データピット、パリティピットをそれぞれメモリセルアレイ2のデータピット領域3. チェックピット領域4に審込む。この場合のパリティピットを発生する回路が、第6図中のライトチェックピット発生回路1である。この(m + k)ピットのプロック(以下、ECCコード語と呼ぶ)がECC動作の単位となり、減り検出・訂正はこのECCコード語ごとに行なわれる。

(2) データ技出時に、前述の8 ピットのデ

は複数ピット)を訂正(反転)する。これを行なようのが、第6図中のシンドロームデコーダイおよびデータ訂正図路8である。一般には、m とないの訂正されたデータ群中、外部データ出力をなったができる。これは、第6図中のアドレスデコーダ9はより行なう。このアドレスデコーダ9はより行なう。このアドレスデコーダ9はより行なう。このアドレスデコーダ9はより行なる。このアドレスデコーダ9はより行なる。

以下には、第6回の各プロックの構成の関いてさらに詳細に説明する。第6回中で、ライトチェックピット発生回路1。リーチェックント発生回路5は、m ピットの 様はの がっていた がった は 世界 は で ありい と で がら な は で がら な は で がら な な で がら が で がら が で から な で から な で から な で から な で から が た に 発生 の で で っとく、 データ ピット から 新 た に 発 と の グ ピット と の ゲ チェックピット (リードチェックピット

ピットごとの排他的論理和をとる回路である。シ ンドロームデコーダフは、k ピットのシンドロー ムから、1 ヒットのデータヒットおよび& ヒット のチェックビットのうちの誤りピットを指定する 符号(a +k ビット)に変換するデコーダであり、 たとえば、m +k ピットのうち、誤りピット位置 のみ"1"、他は"0"となる出力を導出する。 データ訂正回路8は、上記シンドロームデコーダ 7の出力と、訂正されるベきデータピットおよび チェックピットとのピットごとの排他的論理和を とる部分であり、これにより、誤りピットのみデ - タが反転される。 誤り訂正された符号(m + k ピット) は、再びメモリセルアレイ2中の該当位 置に書込まれる。さらに、訂正された# / ピット (8′ < ■) の出力が、アドレスデコーダ9によ り選択され、外部出力となる。

5

オンチップECC機能を、ハードエラー救済の みならす、ソフトエラー救済にも用いる場合、ど のメモリセルについても、ある一定以下の時間間 関でECC機能を作用させることが、データ間り ナミック型半導体記憶装織では、そのリフレッシ ュサイクル時に、ECC動作を行なうことが提案 されている。なぜならば、リフレッシュサイクル は、ある一定時間間隔以下で必ず行なわれるから である。このような機成例を第7図に示す。第7 図中で、アドレスカウンタは、リフレッシュ・ロ - アドレスを発生するローアドレスカウンタ10 と、1本のローのうちのどのECCコード語に対 してドCCを行なうかを指定するコラムアドレス カウンタ11とからなる。コラムアドレスカウン タ11は、ローアドレスカウンタ10の上位にあ り、1本のローのうちに、ECCコード語が、2 ^ 闘合まれる場合には、a 桁のカウンタとなる。 これらローおよびコラムカウンタ10,11は、 リフレッシュサイクルが行なわれるごとにカウン ト動作を行ない、ローアドレスカウンタ10は 2^P 回のサイクルことに一巡する。したがって、コラ ムアドレスカウンタ11も合わせると、 2 ^{x+P} 回 のサイクルごとに一選するので、リフレッシュ動

の書稿を防ぐ怠味で重要である。このため、ダイ

作は 2^P 回のサイクルごとに一選し、ECC動作 の対象となるECCコード語は 2^{m+P} 回のサイク ルごとに一選することになる。

[発明が解決しようとする問題点]

一般に、メモリ素子は、電源投入直後はメモリセル内容が不定であり、データピット、パリティピットともに、どのような蓄積データになっているか不明である。このような状態で、ECC機能を動作させつつ、メモリ動作(読出。審込)を始めると、以下のような問題が生する。

(1) データピット、パリティピットに、互いに無関係なランダムデータが蓄積された状態で ECC機能を動作させると、一般には「多ピット 誤り状態」になり、ECC符号の訂正能力を越え、 蓄積データはランダムに書換えられる(破壊される)ことになる。

(2) 上記(1)の問題を避けるため、メモリセルアレイ2に予め収るデータを書込む動作 (たとえばオールクリア動作)を行なうことが考えられるが、この場合にもこれと並行してECC 機能が動作していると、上記(1)と同じ理由で、 クリアしたデータピット領域3のデータが破壊さ れるので、クリア動作が確実に行なわれない。

したがって、従来のオンチップECC機能を備えた半準体記憶装置は、電源投入直後のチェックピット領域4のデータが不定であることにより、正しいデータ(データピット領域3のデータ)を関って訂正してしまう(すなわち、データの破壊)という問題点があった。

この発明は上記のような問題点を解消するためになされたもので、電源投入直後にデータの破壊が生じないような半準体記憶装置を提供することを目的とする。

[問題点を解決するための手段]

この発明にかかる半導体記憶装置は、電源投入 後、ECC機能部のECC機能を停止させてパリ ティピットメモリセルアレイのデータをデータピ ットメモリセルアレイのデータに適合させ、これ がすべてのECCコード語を一巡した後に、EC C機能部のECC機能が働くようにしたものであ ō.

[作用]

この発明におけるECC制御手段は、電象投入 様ECCサイクルが一選するまでは、ECC機能 部のECC動作を停止させるとともに、データ ットメモリセルアレイから該出したデータに基づ いて発生したECC用チェックピットデータを のままパリティピットメモリセルアレイに書込む ことにより、パリティピットメモリセルアレイのデータ に適合させる。

[実施例]

第1回はこの発明の一実施例の全体構成を示す 概略プロック図である。この実施例は以下の点を 除いて第6回の従来例と同様であり、相当する 分には同一の参照番号を付してその説明を当時 ろ。図において、この実施例では、メモコール とのチェックピットは、トランスラの になってデータ町正回路80に与えられる。

イ2からのデータピット(m ピット)およびメモ リセルアレイ2またはリードチェックピット発生 四路5からのチェックピット(& ピット)を含む (* + k) ピットのデータDi は、インパータ 1 5 を介してトランジスタ16の一方導通線子に与 えられるとともに、そのままトランジスタ17の 一方理遊览子に与えられる。一方、シンドローム デコーダ7の出力SYNIは、NANDゲート1 8の一方入力に与えられる。このNANDゲート 1.8の他方入力には、第3回に示すE信号発生層 路100からE包身が与えられる。NANDゲー ト18の出力は、インパータ19によって反転さ れた後にトランジスタ16のゲートに与えられる とともに、そのままトランジスタ17のゲートに 与えられる。トランジスタ16および17の各他 方導通端子は互いに接続されており、この接続点 からデータDI′ が出力される。このデータDi ′ は、メモリセルアレイ2に含込むべきデータビ ット (B ピット) およびチェックピット (k ピッ ト)を含む。

第2回は第1回に示すデータ訂正回路80の詳報を示す回路図である。なお、この第2回は1ピット分のみを示し、実際には同様の回路は(ロ+k)ピットのデータの各々に1個ずつ、合計(II+k)個存在する。図において、メモリセルアレ

第3回は前記E信号を発生するための回路を示すとある。回において、このE信号発生回路 1 0 0 は、第4回に示すローアドレスカウンタ 1 0 の出力RA1~RAPを入力として受けるNORゲート 1 0 1 およびコラムアドレスカウンタ 1 1 の出力 CA1~CAn を入力として受けるNORゲ

ート102を含む。これらNORゲート101お よび102の出力はNANDゲート103に与え られる。NANDゲート103の出力信号S2は、 2つのNORゲートで構成されるフリップフロッ プ104にリセット入力として与えられる。また、 NANDゲート103の出力信号S2はNORゲ - ト 1 0 5 の - 方入力に与えられる。電源ライン と接地との間に直列に接続される抵抗106とコ ンデンサ107は時定数回路を構成しており、低 抗106とコンデンサ107の接続点から得られ る出力はインパータ108の入力順に与えられる。 このインパータ108の出力S1は、フリップフ ロップ104にセット入力として与えられるとと もに、第4因に示すローアドレスカウンタ10お よびコラムアドレスカウンタ11にオールクリア 担令として与えられる。フリップフロップ104 の出力はインバータ109によって反転された様 信号S3として前述のNORゲート105の他方 入力に与えられる。このNORゲート105から E信号が出力される。

したところで"L"に反転する、したがって、イ ンパータ108の出力は第5因に示すようなワン ショットパルスとなる。このワンショットパルス によってフリップフロップ104がセットされ、 インパータ109の入力は"L"となる。したが って、インパータ109の出力S3は"H"とな る。一方、ローアドレスカウンタ10およびコラ ムアドレスカウンタ11は、信号S1のワンショ ットパルスによってALL"O"にクリアされ、 その出力はすべて"L"になっている。そのため、 NORゲート101.102の両出力が"H"と なっており、応じて、NANDゲート103の出 カS2は"L"となっている。そのため、NOR ゲート105の入力は、一方(S3)が"H"で、 也方(S2)が"L"であるため、その出力であ るE信号は"L"となっている。この状態は、リ フレッシュサイクル (CASピフォアRASサイ クル毎)でアドレスカウンタ10. 11が再び A LL"О"からスタートし、2*** 個インクリメ ントされて再びALL"О"になるまで継続され

第4回は第1回に示す実施例に対して与えられるアドレス入力を発生するためのアドレスカウンタカウンタは、第7回のアドレスカウンタと同様、ローアドレスカウンタ10とコラムアドレスカウンタ11とから構成される。但し、ローアドレスカウンタ10がようによったサインパータ108から信号S1に応答して、所定期間その出力がALL"0"を維持するように構成されている。

次に、第5図に示すタイミングチャートを参照 して、第1図~第4回に示す実施例の動作を説明 する。

ます、電報が投入されると、第3回に示すインパータ108の入力はすぐには電源電圧Vccに立ち上がらず、抵抗106とコンデンサ107で決まる時定数によって徐々に立ち上がる。そのため、インパータ108の出力S1は、電磁投入直接"H"であり、その入力電位が所定電位まで上昇

る。 したがって、 電源投入後アドレスカウンタ1 〇. 11が一巡するまではE信号が"L"であり、 第2回のデータ訂正回路80はデータ訂正を行な わない。

一方、第1個に示すトランスファゲート12、 13は、日信号が"L"の間、トランスファゲート12がオフ・トランスファゲート13がオンとなっている。そのため、電板投入後アドレスカウンタ10・11が一選するまでは、メモリセルアレイ2のチェックピット領域4から統出したチェックピットの代わりに、データピット領域3から 該出したデータに基づいてリードチェックピット 発生回路5で作成されたリードチェックピットが データ訂正回路80を介してメモリセルアレイ2 のチェックピット領域4に再審込される。

دنه

上述のE借号が"し"時における動作は、いわばチェックピットのデータをデータピットのデータをデータリットのデータに適合させる("誤りなし"の状態にするまでたなうと、全チェックピットのデータを、各々対応するデータピットのデータに適合訂正が可能な状態となるので、電源投入直接のデータピット。チェックピットのデータの如何にかかわらず、

なお、上記支施例では、電額投入直接に、 2^{n.4} 回のリフレッシュサイクルが続く場合を示したが、 これは、この間に過常アクセスサイクル(リード ノライトサイクル)が入る場合でも同様な効果を 事する。

"誤った訂正=データの破壊"は生じない。

また、誤り検出・訂正符号は、ハミング符号に

限らない。

[発明の効果]


以上のように、この発明によれば、電源投入直 後のメモリセルデータの如何によらず、無訂正に よるデータ破壊を防ぐことができ、外部からの操 作を必要とせずに、促頻性の高い半導体記憶管理 を得ることができる。

4. 図面の簡単な説明

スカウンタの構成を示すプロック因である。

図において、1 はライトチェックビット発生回路、2 はメモリセルアレイ、3 はデータピット領域、4 はチェックピット領域、5 はリードチェックピット発生回路、6 はシンドローム発生回路、7 はシンドロームコーダ、8 0 はデータ町正回路、9 はアドレスデコーダ、1 0 はローアドレスカウンタ、1 1 はコラムアドレスカウンタ、1 2 および13 はトランスファゲートを示す。

代理人 大岩蜡 雌



第2回

